四、融入Pentium M的特色：Micro-Op Fusion

　　Micro-Op Fusion(微操作融合)是早从第一代Pentium M“Banias”就出现的产物。所谓的微操作就是完成了解码的指令，而微操作融合实际上就是将一定数量的微操作捆绑在一起，然后再送到流水线执行单元。这样做的目的就是为了提高流水线的效率，因为没有一定数量的微操作送过来的话，流水线就不会被使用，如果是单个或者少量的微操作直接送往流水线执行的话，无疑会造成流水线的空置位置较多，从而效率下降。这样做的主要目的自然还是为了降低不必要的功率消耗，因为仅仅从性能角度而言的话，这种做法很可能会带来较高的延迟时间。

　　不过，宏指令融合机制到是非常值得大书特书，通过合并接连的比较(compare)与跳跃(jump)指令，可提供变相的条件执行(Conditional Execution或Guarded Execution)机制，除了可以增加实际上执行的指令数目外，更可缩短加载该跳跃指令目标内存地址的时间。四组指令编码器均支持该功能，只要编译器可有效利用该功能，将比较及跳跃指令事先配对，即可增加25%的指令输出率。

　　换言之，Core微处理器架构的指令编码缓冲区，之所以会交派五个x86指令至指令编码器，其因在此。当然，该功能也有不足之处，如果不幸同时出现两组比较/跳跃配对，除了会导致一组指令编码器闲置外，Core微处理器架构仅有一组ALU执行单元可处理分支指令，反而会降低性能。不过一般来说，条件分支与跳跃指令最多仅占一般应用程序的20%，也就是五分之一，这种情况应该不会常见。

　　在一般的情况下，一个指令编码器只能进行单一指令的编码动作。 但由于Core微处理器架构支持“比较+跳跃”指令融合，所以四组编码器可实质编码五个指令。不过，也有信息传言Core微处理器架构的宏指令融合机制并非Intel公布的比较指令+跳跃指令，而是将紧接的乘法与加法运算，融合成一个乘法后累进运算(Multiply-Accumlate)指令。因为x86指令集有着先天2 operand(如a+b->a)的限制，难以实作乘积和指令，而这功能带给x86处理器全新的希望，所以这个传言一直有着很大的可信性。不过，IDF中，Intel并没有明确表态，这仍是一个迷！